专注工科类创新实验教学、科研开发20余年!方案覆盖嵌入式、IOT、AI、机器人、新能源等领域。
 
  当前位置:首页 >> 产品信息 >> 全部产品
电子基础专业教学设备
通信专业教学设备
人工智能AI/机器人
智能感知/物联网
微电子/电子系统设计
PLC/机电类/新能源
汽车实训平台
生物医学教学平台
虚拟仿真教学软件
开发板系列
仿真器系列
各类下载线
编程器系列
CPLD/FPGA开发工具
创新应用模块
3D打印设备
数据采集
测试测量工具
各类转换接口卡模块
传感器
电源模块系列
工业互联网/物联网通信产品
实验室建设方案


 
产品名称:芯片全流程设计模块化实训平台建设方案(微电子SoC ADC LDO芯片设计)
产品价格:暂无
联系订购:010-82608898 13521826485  
 
 
  - 返回 -
   

基于成熟的商用芯片设计项目经验,结合院校、产业园区等在实用型、复合型芯片设计人才培养方面的切实需求,经易纬航强势推出芯片全流程设计模块化实训平台,平台整合SoC、ADC和LDO三种类型芯片的设计教学与研发实训资源,提供设计源代码、指导课程文档及技术指导支持等技术服务。
客户可根据自身的教学计划和设计实践需求选择对应的实训平台建设方案,基于此开展芯片全流程设计课程的模块化实践教学,并可将设计项目成果流片,得到自主设计、研发的芯片产品。

一、SoC设计 __________________________________
1.1 基于ARM Cortex M3的MCU规格定义
工艺选用SMIC:0.18um。
门数:不小于160万门。
Die Size:不大于5x5mm2。
IO系统:选择LQFP144-050-2020封装形式,GPIO至少要达到112个,且有丰富的系统调试接口。
双核CPU:指令和数据区共用,采用主CPU唤醒从CPU,可以灵活的选择单独启动一个CPU或者同时启动两个CPU,频率至少要达到80MHz,调试接口必须是一套,从而节约功能性接口。
存储系统:至少为256KB大小的内部SRAM,ROM最大不得大于32KB;系统启动可以灵活的由相应的硬件配置来决定是从ROM启动还是SRAM启动,系统调试的时候可以访问到所有的内部memory。
时钟源:内部一个PLL,外部一个时钟PAD,两个时钟可以无缝切换,且保证内部系统稳定性,PLL最高需要支持到80MHz。
ADC:至少2个。
LDO:至少1个。
1DMA:至少1个,可以访问到所有的资源。
SDIO:至少2个,需要支持4/8线。
UART:至少8个,需要部分支持红外和流控。
I2C:至少4个。
I2S:至少2个。
Timer系统:至少需要4个通用Timer,2个看门狗,1个RTC,1个8通道
的PWM产生器,4通道的捕获计数器。
SPI:至少需要1个。
QSPI:至少1个,需要同时支持SPI,DSPI,QSPI模式。
Mailbox:1个,为了双核CPU通信控制。
丰富的设计可扩展性:在芯片设计内部:至少有1套Master接口来控制未来甲方的自有设计或者IP,且给出集成一个UART的例子;至少有1套Slave接口,未来使用甲方自有的设计或者IP来控制内部整个系统;需要有2个高达80MHz的时钟,供给甲方未来的设计或者IP;需要至少1个中断请求给内部的双核CPU,供未来甲方的设计或者IP使用。

1.2 基于ARM Cortex M3的MCU设计指导课程
第一章 Linux系统介绍

1.1 IC设计使用Linux系统的必要性
1.2 Linux与Windows操作习惯
1.3 IC设计常用的linux系统
1.4 常用的Linux命令
1.5 代码编辑工具gvim介绍
第二章 SoC设计
2.1 设计流程概述
2.2 设计规格书
2.3 RTL编码
2.4 系统集成
2.4.1 生成Memory
2.4.2 生成Bus matrix
2.4.3 调用IP模型
2.5 代码规范检查
2.5.1 Spyglass工具介绍
2.5.2 Lint规则检查
2.5.3 CDC规则检查
第三章 SoC FPGA原型验证
3.1 认识FPGA
3.2 FPGA开发流程概述
3.3 FPGA设计输入之Vivado新建工程
3.4 FPGA IP生成
3.5 RTL等效替换设计
3.6 RTL分析
3.7 FPGA管脚约束
3.8 综合
3.9 设计实现
3.10 生成编程文件
3.11 Bit文件下载
3.12 板级调试
第四章 SoC验证
4.1 SoC验证流程概述
4.2 SoC验证环境介绍
4.3 创建验证case
4.4 运行验证case
4.5 Makefile介绍
4.6 VCS工具介绍
4.7 Verdi工具介绍
4.8 Debug实践
4.9 收集验证覆盖率
4.9.1 覆盖率的分类介绍
4.9.2 生成覆盖率
4.9.3 检查覆盖率
第五章 SoC综合
5.1 综合流程概述
5.2 工艺库
5.3 约束文件
5.4 DC工具介绍
5.5 综合环境介绍
5.6 运行综合
第六章 SoC布局于布线
6.1 Layout流程概述
6.2 Layout环境介绍
6.3 Layout开发工具介绍
6.4 正确约束的做法
6.5 Layout运行
第七章 形式验证
7.1 形式验证流程概述
7.2 形式验证工具介绍
7.3 RTL vs SYN netlist
7.4 SYN netlist vs Layout netlist
第八章 RC抽取
第九章 静态时序分析

9.1 STA环境介绍
9.2 PT开发工具介绍
9.3 STA运行
9.4 检查报告
第十章 物理验证
10.1 物流验证流程概述
10.2 换流程验证环境介绍
10.3 产生GDS
10.4 Antenna检查
10.5 DRC加成
10.6 LVS检查
第十一章 芯片流片及封装测试

交付清单
Falcon JW01 SoC设计说明书
Falcon JW01 SoC用户手册
Falcon JW01 SoC规格书
Falcon JW01 Design Database
Falcon JW01 Uart RTL(加密)
Falcon JW01 ASIC 实现初阶脚本包
Falcon JW01 ASIC 实现初阶脚本包用户手册
Falcon JW01 SMIC 180nm工艺SoC Netlist
Falcon JW01 SMIC 180nm工艺GDSII
Falcon JW01 PAD打线图
Falcon JW01 FPGA设计说明书
Falcon JW01 FPGA用户手册
Falcon JW01 FPGA约束脚本 
Falcon JW01 FPGA BIT文件
Falcon JW01 FPGA SoC Netlist
Falcon JW01 SoC仿真验证环境说明书
Falcon JW01 SoC仿真验证用例表单
Falcon JW01 SoC验证Database
Falcon JW01 ROM使用说明书解
Falcon JW01 ROM Code
Falcon JW01 ROM Code Bin文件


二、SAR-ADC设计 __________________________________
2.1 规格定义
ADC:类型低功耗高采样率精密SAR-ADC
输入类型:Differential Input
输入阻抗:TBD
Resolution(Bits):12位
Number of input channels:4通道/8通道
Sample rate (Max)(MSPS):1MSPS-5MSPS
Interface Type:SPI
Architecture:SAR
INL(Max)(+/-LSB):1.5
DNL(Max)(+/-LSB):1.5
SNR(dB):>65
SNDR(dB):>66
Power consumption(Typ)(mW):TBD
Operating temperature range(℃):-40to85
Rating:Catalog
Package:SOP10
工艺SMIC:180nm

2.2 设计指导课程
第一章 认识ADC

1.1 基本的ADC操作原理
1.2 采样定理
1.3 信号量化
1.4 量化噪声
1.5 ADC种类
第二章 SAR-ADC
2.1 SAR-ADC机构
2.2 实现类型
2.3 建立行为模型

第三章 SAR-ADC电路设计与仿真
3.1 开关与电容设计
3.2 设计高速低功耗比较器
3.3 控制逻辑设计
3.4 考虑多通道输入问题
第四章 Layout
4.1 SAR-ADC整体布局规划
4.2 电源走线
4.3 考虑电容与电阻的不匹配问题
4.4 后仿
第五章 测试及系统应用
5.1 ADC性能测试
5.2 系统应用PCB layout注意事项

交付清单
■模拟IP AD:

Layout/schematic CDBA 618 DB
SPICE 仿真环境和模型
Full-layer GDS
仿真报告
物理签收环境和报告∶DRC/LVS/ANTENNA/ERC etc
Liberty
LEF
■数字IP SPI:
Spec
RTL code
RTL spyglass lint report
Verification env and test case
验证report
验证覆盖率
■数字IP AD controller:
Spec
RTL code
RTL spyglass lint report

Verification env and test case
验证report
验证覆盖率
整芯片综合及APR:
综合环境及报告
ARP环境及报告
GDS及全流程环境及数据
用户说明书
整芯片RTL code

三、LDO设计 __________________________________
3.1 规格定义
略,见完整版《芯片全流程设计模块化实训平台建设方案》

3.2 设计指导课程
第一章 熟悉模拟设计主要EDA环境

1.1 Cadence IC设计平台初始配置
1.2 认识Cadence IC设计平台
1.3 模拟集成电路原理图设计软件介绍
第二章 高性能LDO芯片设计-原理图设计与仿真
2.1 原理图绘制
2.2 使用SMIC 180nm PDK设计LDO
2.3 LDO芯片的电路仿真
第三章 模拟集成电路的仿真方法
3.1 为原理图建立symbol
3.2 在仿真电路中调用symbol
3.3 使用HSPICE仿真电路
第四章 LDO芯片设计-版图设计
4.1 版图前的准备
4.2 熟悉版图设计环境
4.3 反相器版图设计
第五章 LDO芯片设计-版图验证
5.1 版图验证环境准备
5.2 Calibre DRC流程
5.3 Calibre LVS流程
5.4 Calibre PEX流程
第六章 LDO芯片设计-流片及封测 

详细内容参见完整版《芯片全流程设计模块化实训平台建设方案》


 
   
销售电话:010-82608898     技术支持:82608898-800    Email:sales@gexin.com.cn
Copyright © 2012-2024 版权所有:北京革新创展科技有限公司   京ICP备20004067号-1