Terasic TR5 ASIC原型开发板采用Altera Stratix V GX FPGA，能提供最多达622K LE容量，并进行高速运算及传输。
TR5开发板还提供了四个Fpga Mezzanine Card(FMC)以及一个2x20GPIO接头。这些连接器总共能提供多达500根使用者自订义的FPGA I/O并作扩展口来连接外设。搭配DDR3 SODIMM和SSRAM能为大量数据资料处理提供高速与大量的频宽。除此之外TR5上还有PCIe与SATA介面可供作高速资料传输应用。
TR5开发板最多的应用在于ASIC prototyping验证。板上的FMC接头为标准介面。使用者可以透过此接头连接各种不同介面的子卡来扩展自己的系统。若有需要多片FPGA主板组成更庞大系统的客户亦可使用FMC或PCIe连接线来进行多片TR5板的传输来达成目标。
TR5开发套件包含了许多不同外设的范例，如DDR3，SD Card，USB-to-UART，SATA，PCIe，及FMC介面。这些范例能帮助使用者快速的上手使用还可用来快速验证开发板介面功能。除此之外，还提供了「System Builder」软体工具。让使用者能快速的依照自身的外设需求产生Qaurtus顶层专案，包含了PLL控制IP，不同的Terasic FMC子卡介面等等.帮助使用者能更快并无误的开始您的专案。
■FPGA Device：
5SGXEA7N2F45C2N
622K Logic Elements(LEs)
57.16 Mbits内存
256 Variable-precision DSP Blocks
512 18x18-bit Multipliers Blocks
28 Fractional PLLs and 4DLLs
FPGA亦有其他规格可供选择。
■FPGA配置：
板载USB Blaster II或JTAG插口对FPGA编程
通过MAX II CPLD和Flash配置快速被动平行(FPPx16)模式
■存储器：
128MB Flash with a 16-bit Data Bus
2MB SSRAM (1Mx16)
■DDR3 SO-DIMM插槽：
可支持多达8GB
最大时钟频率可到933MHz
■板载时钟：
50MHz晶振
CDCM6208可编程时钟发生器
LMK04906B可编程时钟发生器
■SMA介面：
一对可用来作差分时钟输入与输出的SMA介面
■Buttons,Switches and LEDs：
4个使用者控制LEDs
4个按钮
4个拨码开关
■PCI Express Gen 3x4介面：
支持PCI Express Genex4(8.0Gbps/lanes)
高速传输信道速率可达8Gbps
支持Downstream Mode
■2个SATA介面：
符合SATA3.0传输率6Gbps
■4个FPGA Mezzanine Card(FMC)介面：
2个HPC(high-pin count)FMC介面可提供172x2单端I/O,2个LPC(low-pin count)FMC介面可提供76x2单端I/O
HPC FMC以及LPC FMC介面分别能提供10以及1根Transceiver通道
相容于FMC VITA 57.1规范
可调整VADJ电压:1.2V/1.5V/1.8V/2.5V/3.0V
无法支持双向LVDS功能,由于Stratix V只支持单向LVDS.
■1个40pin扩充介面：
36 FPGA I/O管脚;4个电源以及接地线
I/O电压准位:3.3V
■电源：
DC 12V输入
■Size：
160.8x188.5mm