TR4开发板为需要高性能、串行连接和高级内存接口的系统设计提供了理想的硬件平台。专门应对开发终端市场快速发展的需求,为其提供更大的带宽,更低的能耗,并改善了抖动性。TR4是由Stratix® IV GX设备和支持行业标准外围设备,连接器和一组丰富的接口组成,广泛应用于计算密集型程序的设计。 TR4提供有多个参考设计,并且通过六个High-Speed Mezzanine Card(HSMC)接口,允许扩展和定制HSMC接口子卡。对于大规模的ASIC原型开发,可以将多个TR4堆叠在一起,创建一个易于定制的多fpga FPGA系统。 ■FPGA器件:(可选Stratix IV GX EP4SGX230或者Stratix IV GX EP4SGX530) Stratix IV GX EP4SGX230: 228K逻辑单元 17,133 Kb总内存 1,288个18x18 bit乘法器 2 PCIE硬核IP 744个用户I/O 8个PLL Stratix IV GX EP4SGX530: 531,200逻辑单元 27,376Kb总内存 1,024个18x18-bit乘法器 4 PCIE硬核IP 744个用户I/O 8个PLL ■FPGA配置: MAXII CPLD EPM2210系统控制器和FPP配置 板载USB Blaster电路用于下载程序等 可编程PLL定时芯片,通过MAX II CPLD配置 支持JTAG模式 ■Memory器件: 64MB 16位数据总线 2MB SSRAM(512Kx32) ■DDR3 SO-DIMM接口: 容量高达8GB 最大Memory时钟率是533MHz 理论带宽高达68Gbps ■按钮,开关,LED灯: 4个用户可控LED灯 4个用户按钮 4个拨动开关 ■板载时钟: 50MHz晶振 ■SMA连接头: SMA接头用于差分时钟输入 SMA接头用于差分时钟输出 SMA接头用于时钟输出 SMA接头用于外部时钟接入 ■2个PCIEx4连接器: 支持连接Gen 1 2.5Gbps/lane到Gen2 5.0 Gbps/lane 高速收发器通道高达6.5Gbps 支持Downstream模式 ■6个172-pinHSMC: 6个HSMC连接器 I/O标准可配置-1.5V,1.8V,2.5V,3.0V 总共16个高速收发器速度可达6.5Gbps HSMC A口和D口总共有55个true LVDS TX通道速度达到1.6Gbps和17个Emulated LVDS TX通道速度达到1.1Gbps ■2个40pin的GPIO扩展槽: 72pin FPGA I/O;4pin电源与地 I/O标准可配置-1.5V,1.8V,2.5V,3.0V 与HSMC pin共用 ■电源: 独立19V直流电压输入 ■Size: 182.36x210.82mm |