|
|
|
|
| |
 Altera系列 中有 34 个方案 |
|
 |
实验教学方案——推荐  |
方案名称 |
EDA实验箱（B-ICE-EDA/SOPC创新电子教学实验平台EP3C55） |
方案简介 |
B-ICE-EDA/SOPC-IEELS EDA实验箱传承并发展了EDA/SOPC系列的多项经典设计，包括支持μC/OS II、μClinux嵌入式操作系统、提供丰富硬件接口资源，采用“核心板+…+核心板+平台主板”的自主叠层结构，以及为了提高系统灵活性而设计了多种独具特色得扩展模块； 革新科技B-ICE系列EDA实验箱不仅传承了EDA/SOPC系列的一贯优势，而且更加关注成本，超值的性价比使IEELS平台产品显得更加平易近人。&n ... |
方案名称 |
Terasic Starter Platform for OpenVINO Toolkit(PCIe FPGA板卡) |
方案简介 |
Starter Platform for OpenVINO Toolkit是一款高性价比的PCIe FPGA板卡,采用Cyclone V GT(或GX)最大容量301K LE的FPGA,并支持PCIe Gen2 x4（GX的器件则支持PCIe Gen1 x4）。板子上包含1GB高速DDR3,64MB SDRAM,UART to USB通讯介面,以及GPIO和Arduino等扩充接口,提供了一个具高性能和低功率处理系统的可重构性平台。
Starter Platform for OpenVINO Toolkit套件内包含了板子上所有周边设备的参考设计范例以及详细的范例说明手册,让 ... |
方案名称 |
Terasic DE2-115 FPGA开发板(停产) |
方案简介 |
■Cyclone® IV EP4CE115：
114,480 logic elements (LEs)
3,888 Embedded memory(Kbits)
266 Embedded 18x18 multipliers
4 General-purpose PLLs
528 User I/Os
■配置芯片与USB Blaster电路：
EPCS64配置芯片
内建USB Blaster电路
支持JTAG与AS模式
■内存：
128MB(32Mx32bit)SDRAM
2MB(1Mx16)SRAM
8MB(4Mx16)Flash with 8-bit mode
32Kbit EEPROM
■滑动开关和LED指示器：
18个滑动开关和4个按钮
9个绿色 ... |
方案名称 |
Terasic DE0-CV FPGA开发板 |
方案简介 |
■FPGA Device：
Cyclone V 5CEBA4F23C7N Device
49K的可编程逻辑单元
3080Kb的片上存储
4个分段式PLLs
■配置和调试：
FPGA端串行配置器件–EPCS64
板上USB Blaster电路（普通B型USB连接器）
支持JTAG和AS配置模式
■存储器件：
64MB SDRAM（16-bit)
■通信：
PS/2接口、鼠标/键盘接口
■连接器：
2个2x20GPIO连接器
■显示：
4-Bit电阻式VGA界面
■微型SD卡插槽：
支持SPI和4-bit的MicroSD卡访问模式
■开关， ... |
方案名称 |
Terasic DE10-Nano SOC FPGA开发平台 |
方案简介 |
DE10-Nano开发板相较于DE0-Nano-SoC，除了一样有小巧的尺寸几乎相同的周边外,还是一款拥有更多FPGA LEs以及增加了HDMI输出接口的全新SoC开发工具包.DE10-Nano的FPGA更换成Cyclone V SoC FPGA(5CSEBA6)使FPGA LEs增加多达275%,让使用者能进行更复杂的计划开发.周边新增添了支持Full HD的分辨率的HDMI输出接口，让用户无须购买子卡便可以开发影像应用。Intel的SoC系统结合了以ARM为主的HPS架构处理器，周边及内存接口与使用高带宽互联 ... |
方案名称 |
Terasic DE1-SoC SOC FPGA开发平台 |
方案简介 |
DE1-SoC开发板配备了带有双核Cortex-A9嵌入式核心和业界领先的可编程逻辑的Cyclone V FPGA器件，提供了一个基于Intel System-on-Chip(SoC)FPGA的强大硬件设计平台，实现了设计的灵活性。用户可利用与高性能、低功耗处理系统相匹配的强大的可重新配置功能。DE1-SoC开发板为用户的设计提供许多可用硬件，包括高速DDR3内存、视频和音频功能、以太网、GPIO和HSMC扩展接口等。
■FPGA器件：
Cyclone V SoC 5CSEMA5F31C6器件
双核AR ... |
|
| |
|
|
|
