|
|
|
|
| |
 Altera系列 中有 34 个方案 |
|
 |
实验教学方案——推荐  |
方案名称 |
FPGA综合创新开发实验平台（Cyclone V） |
方案简介 |
一、FPGA实验室建设方案——建设背景
为深入贯彻落实国家“十五五”规划关于“加快高水平科技自立自强”、“培育发展新质生产力”的战略部署，应对以人工智能、先进计算为代表的新一轮科技革命与产业变革，我校亟需对电子技术实验室进行升级转型，其背景紧系国家战略、产业需求与人才培养模式改革的交汇点。
自主可控的紧迫性：“十五五”规划将突破“卡脖子”技术、实现科技自立自强置于核心位置。EDA（电子设计自动化）是芯 ... |
方案名称 |
人工智能开发平台（搭载Intel Arria 10 GX FPGA) |
方案简介 |
HERO 人工智能开发平台全称为 Heterogeneous Extensible Robot Open Platform，是专为智能机器人（包括服务机器人、医疗机器人、自动驾驶汽车等）打造的一套低功耗、高性能、体积小的异构系统人工智能平台方案。在此方案中，CPU 作为控制中心， 与 FPGA搭配，能够提供高效的性能。整套 HERO 人工智能硬件系统采用了英特尔® 酷睿™处理器，搭载英特尔 Arria 10 GX 系列 1150 型 FPGA 作为异构加速器。
传统的 FPGA 编程 ... |
方案名称 |
Terasic DE25-Nano开发评估板 |
方案简介 |
DE25-Nano是新一代FPGA开发板，基于DE10-Nano平台进行全面升级，核心配置实现多维度跃升：搭载138K逻辑单元（LE）的Agilex 5 FPGA芯片、板载2GB LPDDR4内存及USB-Blaster III电路，并采用增强型双集群ARM Cortex-A76/A55异构处理系统（HPS）架构——同时保持了与上一代产品一致的紧凑尺寸设计。无论您是开发人工智能模型、视觉处理流水线还是控制系统，DE25-Nano都能为边缘实时计算提供现代化硬件基础。
DE25-Nano的核心优势在于 ... |
方案名称 |
Terasic DE10-Standard SOC FPGA开发平台 |
方案简介 |
DE10-Standard开发工具包提供了以Intel System-on-Chip(SoC)FPGA建立的强大的硬件设计平台，结合了最新的嵌入式双核Cortex-A9和业界领先的可编程逻辑以满足终极设计的灵活性。使用者现在可以彻底的利用这个兼具高性能和低功率处理系统的可重构性强大平台。Intel SoC集成了基于ARM的HPS架构处理器，周边及内存接口与使用高带宽互联骨干结构的FPGA无缝接合。DE10-Standard开发板包括了诸如高速DDR3内存、ADC功能、以太网络等功能硬件 ... |
方案名称 |
GX-SOC/SOPC-Dev-Lab Platform 创新开发实验平台 |
方案简介 |
GX-SOC/SOPC-Dev-Lab Platform培养的目标 我们培养的学生（人才）是不但要具备系统设计的能力和对新系统新模块组合方式的创新能力，还能够与当今国外最先进的全新嵌入式设计思想相接轨。所以，创新开发实验平台应该具有丰富的外围模块，如果能够通过我们已有的经验，建立尽可能多的“积木”，让初学SOC/SOPC技术的学生，能够充分发挥系统搭建和系统设计的长处，不为繁缛的细节所累，这样才是真正 ... |
方案名称 |
TERASIC DE10-Lite FPGA开发板 |
方案简介 |
TERASIC DE10-Lite FPGA开发板
DE10-Lite是一款基于Intel MAX 10 FPGA的经济实惠的开发板，采用了最大容量的MAX 10 FPGA芯片，约50K逻辑单元。这款开发板尺寸虽小，硬件资源却十分丰富，配备了板载USB Blaster，SDRAM,加速度计，VGA输出，GPIO扩展接口，Arduino UNO R3等等；还为用户提供了大量参考设计和软件实用程序，供用户参考并轻松地开发出自己的应用程序。
■FPGA器件：
MAX 10 10M50DAF484C7G器件
集成双ADC，每个ADC支 ... |
|
| |
首页 上页 下页 尾页
[页次：1/6页] [共 34 篇 6篇/页] |
|
|
