基于SOPC的网络入侵检测中模式匹配系统设计   (2011年10月)
设计了一种基于FPGA的模式匹配系统，用Verilog HDL语言实现系统主体；采用开源的Snort规则，选用由异或运算组成的适合FPGA处理的HashMem函数进行模式匹配；通过软件预处理找出Snort中的冲突模式串进行单独匹配从而用硬件方法解决冲突。硬件电路上用DM9000A网络控制器接收网络数据。实验结果显示，本文吞吐量达到了61Mbps，为PC上运行的软件方法的2倍以上；每百兆吞吐量为61 Mbps/百兆，远远高于软件方法的2.06到3.71 Mbps/百兆。

H.264/AVC High Profile视频编码中自适应变换模块的设计  (2011年10月)
提出了一种可配置的整数变换运算单元并将其用于H.264/AVC High Profile 视频编码器的自适应变换模块中。将这些变换的基本运算单元都整合在一个硬件共享的可配置变换运算单元中。通过变换类型配置信号的配置，该变换单元就可以完成相应的变换操作。在硬件设计过程中，采用加法器资源共享技术来降低硬件开销，采用操作数隔离法来减少由于电路无效操作带来的功耗浪费。采用该变换运算单元的自适应变换模块可以方便的改变运算单元的并行度，从而满足不同应用场合的数据吞吐率需求。本设计采用Altera公司的Cyclone II系列FPGA进行实现和验证，布局布线后的最大工作频率是 63MHz，采用4个可配置变换运算单元并行的变换模块可以满足HD1080P@50帧/秒视频的实时编码要求。

基于Camera Link接口的图像压缩解压缩系统设计   (2011年10月)
应用了Altera公司的StratixII系列FPGA EP2S30F484I5芯片和基于Camera Link接口的数码相机CV-A10CL，设计实现了对高分辨率黑白数字图像的拆分压缩、解压缩及PCI总线接入拼接恢复的系统。系统分为数码相片压缩单元、数码相片解压缩单元和基于MFC的图像拼接恢复程序。数码相片压缩单元完成对来自相机Camera Link接口数据的接收、缓存、图像数据压缩并发送，数码相片解压缩单元完成对接收到的已压缩的图像数据进解压缩，并将解压缩后的图像数据通过PCI总线传输至PC上显示。本设计还用到视频压缩解压缩芯片ADV202、信道编码芯片AHA4501以及SDRAM等芯片。

基于FPGA的成像声纳FFT波束形成器设计   (2011年9月)
本文针对成像声纳波束形成器的特点，设计了一种基于FPGA的FFT波束形成器。整个系统采用Altera公司的DSP Builder构建。FFT波束形成器采用基2-512点DIT-FFT算法，并使用流水线技术、乒乓操作。在Altera StratixII FPGA EP2S90F784I4硬件平台上测试，30MHz系统时钟，17.07 得到512点FFT运算结果，满足成像声纳系统波束形成器要求。

基于FPGA的人脸检测系统设计     (2011年9月)
在传统肤色检测算法的基础上，加入图像预处理、色彩平衡、二值化、形态学滤波、中值滤波、边缘检测等技术进行人脸检测。本设计最终搭建了由CMOS摄像头到FPGA核心图像处理单元，再由LCM显示，这样一个完整的人脸图像处理及检测系统。在肤色检测之后，还可以将人脸区域分割出来，以供更多应用需要，比如人脸的统计、跟踪等。

基于FPGA的数据域边界扫描测试向量发生器的设计与实现    (2011年8月)
边界扫描技术是应用于数字集成电路器件的测试性结构设计方法。本文设计了一种基于FPGA的边界扫描测试向量发生器，该测试向量发生器可以为边界扫描故障诊断系统提供测试向量并可计算测试向量的故障覆盖率。本设计采用Altera公司的Cyclone II系列FPGA进行验证和实现，本设计与以往的通过软件提供测试向量的方法相比，在速度和效率上有了较大的提高。

基于DSP Builder的混沌保密通信的研究与实现     (2011年8月)
本文采用DSP Builder 开发工具，实现利用混沌信号对通信数字信号的加密与解密。首先在Simulink里面利用DSP Builder开发工具建立系统通信模型，采用FM对混沌信号进行差分键控形成FM-DCSK信号，然后用数字信号控制FM-DCSK信号，形成调制信号，并在接受端进行信号恢复，然后进行仿真，生成硬件描述语言,下载到系统板，实现混沌保密通信。

基于SOPC的嵌入式文字识别系统设计     (2011年8月)
本文设计了一种基于SOPC的嵌入式文字识别系统。在FPGA平台下，基于SOPC的框架搭建软硬件协同系统，设计硬件电路完成文字图像的采集和预处理，嵌入Linux系统，使用其下的识别引擎完成文字图像的识别。系统采用Altera公司的SOPC builder构建系统框架，Quartus II完成硬件电路的设计，在宿主机Linux环境下完成了软件部分的交叉编译并嵌入到FPGA平台。整体设计在DE2-70开发板上完成了系统验证。通过合理的软硬件划分，充分利用了硬件处理速度快和软件识别算法成熟的优势，使得本设计具有便携性好、实时性强的特点。此外，本文所使用的在SOPC平台上嵌入linux系统的方法对于扩展FPGA器件的应用方法和应用领域也具有一定参考价值。

基于FPGA的高精度超声波温度计设计    (2011年7月)
以超声波在介质中的传播速度随温度变化而变化的特点为设计原理，以FPGA为控制核心，设计了高精度超声波温度计。在FPGA上同时实现了高速信号电路控制模块、高频信号发生器模块、信号自动采集控制模块以及NIOS II软核处理器模块，解决了设计的关键性技术问题，并降低了成本，减小了体积。通过处理器进行了特殊的软件细分插补算法来对采集的数据进行分析处理，并通过理论分析和实验验证了该方法能够达到纳秒级超声波传播时间的测量，从而使设计能够实现分辨率优于0.001摄氏度的温度测量。

多用户水声通信仿真平台设计    (2011年7月)
多用户水声通信仿真平台由服务器和客户端两部分组成，在PC机上实现服务器功能，在以Cyclone III FPGA为核心的SOPC系统上实现客户端功能。信号通过客户端的数据采集及处理后，传输至服务器，并与模拟水声信道的冲击响应进行卷积等运算，最后将运算结果转发给其他客户端，实现多用户水声通信仿真功能。

高输出频率GPS接收机FPGA优化设计      (2011年6月)
为使DSP芯片有充裕的资源和时间用于复杂的导航计算，输出高频率的解算结果，论文通过资源优化，只采用FPGA逻辑电路实现了GPS信号的捕获、跟踪、帧同步、卫星自动搜索、伪距信息生成等基带处理功能，并整理了电文、历书、伪距信息、多普勒频移的格式，方便传输。实验表明，论文提出的实现方案可行有效，定位频率可达100 Hz。

基于FPGA的神经振荡器设计及优化     (2011年6月)
本文为神经振荡器提出了一种高效的FPGA实现方案，我们提出了一种改进的分布式算法（DA），以便于最大限度地利用FPGA上的查找表 （LUT）资源。整个系统在Matlab/Simulink下采用Altera公司的DSP Builder 构建。该方案得到了令人满意的结果，实验结果同仿真结果的相关系数达到0.99。同时，该方法节约了74%的查找表，75%的寄存器和100%的嵌入式乘法器资源。

数字基带预失真系统中环路延迟估计的FPGA实现    (2011年6月)
本文基于FPGA芯片Stratix II EP2S60F672C4设计实现了数字基带预失真系统中的环路延迟估计模块。该模块运用了一种环路延迟估计新方法，此方法易于FPGA实现的同时在信号失真的情况下也能给出正确的估计结果。由Modelsim SE 6.5c的时序仿真和SignalTaps II的硬件调试结果验证了本文所设计模块的有效性。