若贝基于自主开发的EDA工具打造出支持RISC-V指令集的三级流水的自主架构的CPU，以及高速和低速总线、QSPI/SPI协议、I2C、UART、PWM、可编程GPIO等。基于该架构并结合超高速动态可重构的计算阵列，打造出串并行一体化的自适应芯片。
内核: RISC-V RV32IM指令集支持, 三级流水(高达200MHZ), 2个DMA和MPU(Memory Protection Unit)
运行电压: IO 3.3V, 内核 1.2V
存储：24KB iSRAM，16 to 32KB dSRAM
自适应功能:
9x8或16x12 Rocell（不同型号）
每个Rocell支持最少15条指令
一些Rocell支持乘法和浮点运算
多条可重构Bus用于连接Memio和自适应
每条Memio大小为256x32bits
IO:32个用户可用GPIO，外加8个复用下载和用户可用GPIO。按组IO可重构，每组8个引脚。（芯片有2个uart，但是通过IO重构，可以分时复用，相当于有4~8个uart）
调试接口: JTAG接口(GPA)
下载接口: SPI (GPG)
通信接口: 2 QSPI/SPI, 2 Uarts, 2 IICs, 8~20 PWMS, Dual 8 channel DMA controller
计时器：4个16-bit timers, 1个 32-bit timer,Watch Dog

应用：加湿器、冰箱,、洗碗机, 空调、机器人、玩具、电机控制器、电动自行车

替代:
单颗MCU
MCU+DSP
MCU+Low End FPGA
MCU+DSP+ Low End FPGA

Robei EDA芯片设计软件是一款全新的集成电路设计工具，同时也是一种低投资的集成电 路设计软件。不仅具备传统设计工具的代码编写、编译、仿真功能，并且增加了可视化和模块化的设计理念，具有模块设计透明化，方便模块重新利用，加快设计进度等特点。可实现顶层跨平台，图形和代码相结合的设计优势，将IC设计简化到模块、端口、导线三个基本元素，并自动生成端口定义的Verilog代码以及约束文件。
Robei可视化芯片设计软件可以提供74系类器件的仿真与模拟。可以仿真FPGA、MCU、状态机、接口电路设计等，并提供了大量的IP库:计数器、Alu、流水灯自动售货机、移位寄存器、浮点计算单元（FPU）、FIFO、串口通信、RISC处理器等。

如需学习芯片设计、新建或更新升级集成电路实验室，或参加集创赛，请与革新联系。