流水线技术通过多个功能部件并行工作来缩短程序执行时间，提高处理器核的效率和吞吐率，从而成为微处理器设计中最为重要的技术之一，ARM9系列则采用了基于五级流水线的哈佛结构，通过增大流水线级数简化了流水线各级的逻辑，进一步提高了处理器的性能。

    ARM9采用了更为高效的五级流水线设计，增加2个功能部件分别访问存储器并写回结果，且将度寄存器的操作转移到译码部件上，是流水线各部件在功能上更平衡，同时其哈佛架构避免了数据访问和取值的总线冲突。

    而且不论是三级流水线还是五级流水线，当出现多周期指令，跳转分支指令和中断发生的时候，流水线都会发生阻塞，而且相邻指令之间也可能因为寄存器冲突导致流水线阻塞，降低流水线效率，本文在对流水线原理及运行情况详细分析的基础上，研究通过调整指令执行序列来提高流水线运行性能的方法。

  ARM9系列处理器的流水线分为取指，译码，执行，仿存，回写，取指部件文成从指令存储器取指，译码部件读取寄存器操作数，与三级流水线中不占有数据路径区别很大，执行部件产生ALU运算结果或产生存储器地址（对于存储器访问指令来讲）访存部件访问数据存储器，回写部件完成执行结果写会寄存器。把三级流水线中的执行单元进一步细化，减少了在每个时钟周期内必须完成的工作量，进而允许使用较高的时钟频率，而且具有分开的指令和数据存储器，减少了冲突的发生，每条指令的平均周期数明显减少。