通讯设备制造商正在为他们的终端产品寻找更具价格优势和附加值的开发和生产方式。要实现这一目标，对系统设计的选择并不容易。一方面，产品的面市时间往往是决定终端市场成功的关键因素；另一方面，设计师必须随着技术标准和规范的发展不断修改设计，那应该如何选择呢？
随着工艺技术向更精细的结构和更大的晶圆片演变，采用ASIC的门槛变得越来越高，一般仅仅局限于大批量的应用。这是因为在更大的晶圆片上采用更小的工艺尺寸会导致每个晶圆片有更多的死线(net die)，从而造成更大的最小定货量(MOQ)。例如，如果采用0.6微米工艺的6英寸晶圆片每片有1个单位的死线，那么采用0.15微米12英寸的晶圆片就产生200单位的死线。考虑典型的晶圆片批量，前者的MOQ通常为10,000到50,000单位之间，而后者的MOQ则是2百万到1千万单位之间。如图1所示。
另外，开发ASIC的一次性成本也非常高，而且所采用的硅尺寸越小则费用越高。一般说来，采用0.25微米工艺的掩膜和布局费用高达50万美元，所以即使ASIC的单位成本不高，其总体费用也是很重要的。除此以外，产品周期内的投资管理和分析，以及返工的费用和开发周期长造成市场损失的成本都是制约ASIC发展的因素。
SOPC延伸PLD技术优势
通讯设备产商为了保持竞争性，需要加快设计周期和致力于产品的差异化。为了使风险最小化，他们必须动态评估IP费用并容许设计随着规范发展而修正。SOPC(可编程单芯片系统)于是应运而生，这种技术实际上是PLD(可编程逻辑)技术优势的新延伸，其特点如下：
- 面市周期？？比ASIC或SoC方案节省3至6个月
- 灵活性？？不论产品在设计还是生产阶段都可以即时进行修改
- 低风险
- 低的升级费用
- 没有NRE费用、库存费用和许可费用
例如，随着同步数字架构(SDH)线的发展，其数据传输速率迅速地从155Mbit/s(OC-3)发展到2.5Gbit/s(OC-48)，并进一步达到10Gbit/s(OC-192)，将来还会达到40Gbit/s(OC-768)。而且，保持不同芯片之间的通讯协议也是一个很大的挑战。
在这种情况下，为了满足带宽和不断发展的协议的需求，采用ASIC开发风险较大、灵活性不高而且开发周期太长。但基于前面所说，SOPC设计是这类产品开发的最佳解决方案。不仅如此，SOPC还增加了高端微处理器等系统级的功能，从而给设计者带来了更多的选择。
新工具和功能方便SOPC应用
合适的硅工艺技术只是方案设计的一部分，对期望从SOPC受益的设计者而言，他们期望设计工具和流程比现有的方式具有更高的效率。完整的集成开发工具包括：不同的设计入门手段(包括原理图，VHDL或Verilog-HDL)、综合仿真工具、时限分析工具、功率评估工具、PLD布局布线工具和产品验证工具。
由于SOPC解决方案的复杂性不断增加，新的SOPC系统设计工具已经出现。工程师只需点击几个按钮，就可以选择和配置处理器及其外设，并把它们并同系统的其余部分进行连接。新工具也允许设计人员全程介入和，从而获得更为细致的控制。
加快产品面市周期是现今动态市场成功的关键，因此SOPC设计所拥有的IP重用功能就显得尤其重要。而易于访问和集成IP的技术是SOPC的另一个重要特点。例如，Altera公司推出的OpenCore(tm)评估平台，可以允许设计者在申请许可之前例化、编译和仿真产品功能，从而检验产品尺寸和性能。这为设计者提供了无风险的评估手段，可以方便地选择IP用于最终设计。
ASIC和SOPC各有各的优势，在设计和应用中如何取舍将取决于多项因素，如：风险管理、整体拥有成本(包括掩膜和布局费用)、设计转换难度和产品寿命周期等。虽然ASIC仍旧具有最低的单位成本，是大批量产品的理想选择；但SOPC方案的灵活性、开发成本优势和IP设计的重用性为设计者带来了新的设计体验，并可以保证产品的差异性和缩短面市周期。随着系统设计的不断发展，在设计产品时，设计者必须经过多重分析才能做出最佳选择。
