一、EDA实验室建设方案——建设目标
    本方案以建设一个支撑教学改革、赋能科研创新、衔接产业前沿的核心实验室为目标：

    打造对标国际前沿的先进实践平台：以“革新科技B-ICE-EDA/SOPC平台”为核心，构建基于成熟国际主流EDA/FPGA工具链（如Vivado、Quartus）的高水平教学环境。以其丰富底板资源（高速AD/DA、多种通信接口、显示与存储模块）与强大核心板（Cyclone V FPGA），通过完整覆盖从数字逻辑设计、IP核应用到基于软核的片上系统设计的全流程实验，使学生深度理解和掌握当前国际先进的电子设计流程与工程方法论，建立起完整的知识体系和调试技能。

    构建完整的创新实验体系：基于平台配套实验，建立一个系统性训练体系，其核心建设目标分为三大能力培养层次：
（1）夯实底层逻辑与电路设计能力：通过数字逻辑、时序电路、存储器、通用接口等基础实验项目，培养学生扎实的数字硬件描述与实现能力。
（2）强化复杂系统综合设计能力：通过CPU设计、电子琴、自动售货机、信号发生器等综合实验项目，锻炼学生解决复杂工程问题和进行系统集成的能力。
（3）培育高端嵌入式软硬件协同开发能力：借助平台的NIOS II软核及丰富的SOPC外设接口，通过μC/OS-II实时操作系统、DMA、高速数据采集等高级实验，重点培养学生的片上系统(SoC)设计与软硬件协同开发的核心竞争力。

    形成跨学科、服务国家战略、开放式创新生态。利用平台的广泛适用性与强大扩展性，服务计算机、微电子、通信、自动化等多学科的课程设计、毕业设计、学科竞赛及前沿科研，构建一个促进学科交叉与创新实践的开放基地。将产业对“既熟悉国际先进设计理念，又能结合国产平台特点进行改进和创新”的人才迫切需求融入培养全过程。最终建成一个能够有效支撑5G/6G通信、人工智能、航空航天等关键领域发展需求，服务国家集成电路产业和区域电子信息产业高质量发展的高端人才培养基地。

二、革新科技B-ICE-EDA/SOPC平台——硬件资源
1、B-ICE-EDA/SOPC平台底板资源：
 主板采用6层板工业级标准精心设计，经过严格的EMI及信号完整性系统测试，确保主板高可靠、高速度。
 4X64Pin核心模块扩展接口：可实现SOPC、多核MPSOC、8/16/32位单片机等核心板叠加扩展。
 IIC EEPROM/复位电路接口模块：板级3.3V工作电压。
 1路单脉冲正极性信号输出，1路单脉冲负极性信号输出：板级3.3V工作电压。
 4X4手机式键盘阵列接口模块；
 2x8 共16个LED 指示灯接口模块；
 10个独立按键输入接口模块；
 2x8 共16路开关信号输入接口模块；
 4个8x8点阵，构成16x16点阵动态扫描接口模块；
 8个带动态扫描共阳七段数码管接口模块；
 直流电机接口模块（16细分、测速模块）；
 4相步进电机接口模块；
 PS键盘/鼠标接口模块；
 RS232接口模块；
 IRDA红外通讯接口模块；
 USB2.0 /UART接口模块；
 RS485接口模块；
 VGA接口模块；
 2行x16字符LCD液晶屏接口模块；
 4.3″TFT彩色触摸液晶屏；
 1路8位高速并行PAR总线ADC，速度为50Msps，可选配8位75Msps ADC。
 2路8位高速并行PAR总线DAC，速度为125Msps。
 SD卡接口模块；
 CF卡接口模块；
 音频功放接口模块；
 24位立体声Audio codec接口模块：1路LINE-out、1路HP-out、1路MIC-in、1路LINE-in。
 1路扬声器接口模块；
 1路蜂鸣器接口模块；
 SMBUS总线：数字温控传感电路接口模块。
 Onewire总线：RTC实时时钟接口模块。
 手机摄像头接口模块：选配支持130万像素/320万像素。
 手机摄像头时钟源确省为12Mhz（可选配直插式有源晶振）；
 板级功能模块控制选择拨码开关：支持4位/8位。
 锁相环时钟输出接口模块：支持PLL/嵌入式逻辑分析仪。
 8路FPGA外扩接口模块（信号输出）I/O复用；
 8路FPGA外扩接口模块（信号输入）I/O复用；
 5寸IDE标准扩展接口模块；
 3寸/2.5寸IDE标准扩展接口模块；
 14路时钟源：0.5Hz/1Hz……24MHz接口模块。
 8/16位数字存储器扩展接口EM2模块：支持数据总线D0-D15，地址总线A0-A22，控制总线BnOE、BnWE、LOWER_BYTE、UPPER_BYTED、复位信号等，另加11个I/O用户自定义扩展电路。
 独立50个I/O用户自定义扩展板电路：支持3.3V/5V（TTL/CMOS电平），扩展板电源支持12V，5V，3.3V。

2、GX-SOPC-5CEFA5-M484核心板——硬件资源 
 核心板采用8层板精心设计。
 FPGA：采用Intel（ALTERA） Cyclone V 5CEFA5，Les为77K，内嵌存储器为4460Kb，硬件乘法器为300个，最大等效门数约2300万门；新增DSP Block（150Block）；也可以选择ALTERA Cyclone V 5CEFA7、5CEBA7、5CEBA5系列芯片。
 2片x16/32Mb 16位总线FLASH芯片；
 2片x64/128Mb 16位总线SDRAM   ；
 2片x4/8Mb 16位总线SRAM ；
 1个JTAG接口、1个AS接口；
 1个10/100/1000MB以太网口：支持RGMII接口方式。
 1个高速USB2.0接口：支持USB to UART (RS232, RS422 or RS485)、USB to FIFO、USB to FT1248、USB to JTAG、USB to SPI、USB to I2C、USB to Bit-Bang、USB to Fast Serial Interface、USB to CPU target interface (as memory)、USB Instrumentation、USB Industrial Control、USB EPOS Control、USB MP3 Player Interface、USB FLASH Card Reader/Writers、USB Digital Camera Interface、USB Bar Code Readers、Set Top Box - USB interface
 FPGA配置模式：
串行：EPCS支持AS x1、 EPCQ支持AS x4（选配）；
并行：FPPx16（fast）、FPPx16（standard）。
 IIC EEPROM+专用复位芯片；
 1个配置电路：带串行EPCS16芯片或EPCS64芯片 。
 4x64脚核心模块扩展接口可与其他SOPC板、ARM板、DSP板、单片机板与主板的无缝结合,并也可通过扩展口外扩存储器，既能实现数据的大容量存储，又能提高数据的存取速度。
 8个LED用户指示灯； 
 1个配置按键，用于重新配置。 
 1个系统复位按键，产生系统复位信号。
 4个多功能按键；
 电源电路；  
 核心板可独立使用，也可上下叠加使用。

三、配套实验资源、开发环境、系统支持
1、实验资源
（1）提供EDA实验教程指导书，包含数字逻辑电路设计类、时序电路设计类、存储器设计类、通用接口电路设计类、综合类实验项目，不少于50个实验。至少包含8-3优先编码器、补码生成器、十进制加减计数器、序列产生器、双口RAM、字符LCD液晶显示屏显示接口控制、彩色图形LCD液晶显示屏显示接口控制、PWM实现的DAC设计、USB通信、定制4X4键盘用户外设、I2C控制器接口的IP核应用、串行SPI控制器接口的设计、8位精简指令CPU设计、硬件FFT电路设计等基础实验，以及PS/2鼠标与VGA控制显示游戏、自动售货机、电子密码锁、数字电压表、AIC23语音采集处理系统、彩色液晶屏游戏控制等综合性实验项目。
（2）提供NIOS II基础与综合开发设计系列教程指导书，包含NIOS II开发设计基础入门教程篇（手把手学习）、NIOS II综合扩展开发设计实验教程篇（进阶学习）、NIOS II基础与综合开发设计教程篇（一本通）。
提供构建第一个Plateform Designer “Hello World”实验系统、PIO IP核实验、PIO中断实验、串口IP核实验、定时器IP核实验、SDRAM IP核实验、EPCS IP核实验、自定义数码管IP核实验，以及创建第一个uC/OSII系统、任务管理与时间管理、信号量、消息邮箱与消息队列实验。
提供综合定制模块实验，配套每组综合模块定制操作流程，包含基础实验及各类外设实验，不少于30个。至少包含定时器实验、看门狗实验、PIO输出控制实验—流水灯控制、并行高速ADC实验、并行高速DAC实验、SMBUS总线-温度采集实验、七段数码管显示实验、SD Card接口实验、CF卡测试实验、4X4键盘实验、字符液晶显示实验、点阵LED模块显示实验、TFT液晶屏实验、触摸屏的测试实验、乐曲播放实验、步进电机控制实验等。
2、开发环境及操作系统支持
（1）操作系统：支持32位/64位WIN7、WIN10、WIN11操作系统。
（2）提供实验平台配套的软件开发环境，提供平台原理图、实验项目例程、EDA实验教程、NIOS II基础/综合开发设计实验教程。

四、革新科技B-ICE-EDA/SOPC平台——整体结构示意图
（平台图示链接）
（核心板图示链接）